IBM เปิดตัวชิป Sub-1 นาโนเมตรตัวแรกของโลก ยัดทรานซิสเตอร์เกือบ 1 แสนล้านตัวบนพื้นที่เท่าเล็บมือ

IBM ประกาศว่าได้พัฒนาเทคโนโลยีชิป sub-1 นาโนเมตรตัวแรกของโลก โดยสามารถบรรจุทรานซิสเตอร์เกือบ 1 แสนล้านตัวลงบนพื้นที่ขนาดเท่าเล็บมือเพียงนิ้วเดียว

ทรานซิสเตอร์ (Transistor) คือสวิตช์ไฟฟ้าจิ๋วที่ทำหน้าที่เปิดและปิดเพื่อประมวลผลข้อมูลในรูปของเลข 0 กับ 1 ยิ่งชิปหนึ่งตัวอัดทรานซิสเตอร์ได้มากเท่าไหร่ ก็ยิ่งประมวลผลได้เร็วและทรงพลังมากขึ้นเท่านั้น หัวใจของความก้าวหน้าครั้งนี้อยู่ที่สถาปัตยกรรมใหม่ชื่อ NanoStack ซึ่งพากระบวนการผลิตชิปเข้าสู่ระดับ 0.7 นาโนเมตร หรือ 7 อังสตรอม

นาโนเมตร (Nanometer หรือ nm) คือหน่วยวัดความเล็กของกระบวนการผลิตชิป โดย 1 นาโนเมตรเท่ากับหนึ่งในพันล้านส่วนของเมตร ส่วนอังสตรอม (Angstrom) เป็นหน่วยที่เล็กลงไปอีก โดย 1 อังสตรอมเท่ากับ 0.1 นาโนเมตร นั่นแปลว่า 7 อังสตรอมก็คือ 0.7 นาโนเมตรนั่นเอง 

เพื่อให้เห็นภาพชัดขึ้น ชิปที่ก้าวหน้าที่สุดในเชิงพาณิชย์ตอนนี้ยังอยู่ที่ระดับ 2 นาโนเมตร การลงไปต่ำกว่า 1 นาโนเมตรจึงเป็นการก้าวกระโดดด้านความหนาแน่นครั้งใหญ่

IBM ท้าทายกฎ Moore's Law

อุตสาหกรรมเซมิคอนดักเตอร์ใช้เวลาหลายทศวรรษ ไปกับการอัดทรานซิสเตอร์ลงบนแผ่นซิลิคอนที่เล็กลงเรื่อย ๆ เพื่อรีดประสิทธิภาพการประมวลผลให้สูงขึ้น แต่ภารกิจนี้ยากขึ้นทุกที เพราะขนาดของทรานซิสเตอร์เริ่มเข้าใกล้ระดับอะตอมเพียงไม่กี่ตัวเข้าไปแล้ว

แนวคิดของ IBM คือเลิกบีบอัดทรานซิสเตอร์ในแนวนอน แล้วหันมาวางซ้อนกันในแนวตั้งแทน ผ่านสถาปัตยกรรมที่เรียกว่า 3D nanosheet โดย nanosheet คือชั้นวัสดุนำไฟฟ้าบาง ๆ ระดับนาโนที่ใช้เป็นช่องทางเดินของกระแสไฟในทรานซิสเตอร์ยุคใหม่ ส่วนคำว่า NanoStack มาจากการนำ nanosheet เหล่านี้มาวางซ้อนกันเป็นชั้น ๆ ในแนวตั้ง IBM ระบุว่านี่เป็นสถาปัตยกรรม 3D nanosheet ตัวแรกของวงการ

Professor Alan Woodward นักวิทยาศาสตร์คอมพิวเตอร์จาก Surrey University อธิบายความต่างนี้ด้วยการเปรียบเทียบกับการก่อสร้างในเมือง แทนที่จะปลูกบ้านเรียงกันไปบนพื้นที่แนวราบ NanoStack เลือกสร้างตึกสูงขึ้นไปแทน เขาบอกว่า NanoStack ของ IBM เปรียบได้กับตึกระฟ้า 100 ชั้น ขณะที่คู่แข่งที่ใกล้เคียงที่สุดอย่าง Intel และ Samsung ยังอยู่ราว ๆ ตึก 30 ถึง 50 ชั้นเท่านั้น

จากการทดสอบของ IBM บริษัทระบุว่าชิป NanoStack ให้ประสิทธิภาพดีขึ้นถึง 50% และประหยัดพลังงานมากขึ้น 70% เมื่อเทียบกับชิประดับ 2 นาโนเมตรที่ใช้อยู่ในปัจจุบัน นอกจากนี้ยังสเกล SRAM ได้ดีขึ้นอีก 40% เพื่อรองรับงาน AI ที่หนักหน่วงขึ้นเรื่อย ๆ

SRAM ย่อมาจาก Static Random-Access Memory เป็นหน่วยความจำความเร็วสูงที่ฝังอยู่บนตัวชิปโดยตรง ทำหน้าที่เก็บข้อมูลที่หน่วยประมวลผลต้องเรียกใช้บ่อย ๆ ให้เข้าถึงได้ทันที ยิ่งสเกล SRAM ได้ดี ก็ยิ่งป้อนข้อมูลให้โมเดล AI ได้ลื่นไหลขึ้น

ราคาที่ต้องจ่าย

การวางซ้อนทรานซิสเตอร์ในแนวตั้ง อาจฟังดูดีแต่ยังปัญหาหลักอยู่ที่การระบายความร้อน เพราะทรานซิสเตอร์ทุกตัวสร้างความร้อน และเมื่อวางซ้อนกันแน่นเป็นชั้น ๆ ความร้อนก็ยิ่งจัดการยากขึ้น

ระยะห่างที่แคบลงยังเพิ่มความท้าทายในการจัดวาง wafer ด้วย ซึ่ง wafer คือแผ่นซิลิคอนทรงกลมบาง ๆ ที่ใช้เป็นฐานในการสร้างชิป แต่ละชั้นต้องเชื่อมต่อกันด้วยความแม่นยำสูงมากเพื่อไม่ให้ชิปทำงานผิดพลาด 

ตลอดหลายทศวรรษที่ผ่านมา ผู้ผลิตชิปมักจะยึดกฎที่เรียกว่า Moore's Law ซึ่งเป็นการสังเกตของ Gordon Moore ผู้ร่วมก่อตั้ง Intel ว่าจำนวนทรานซิสเตอร์บนชิปจะเพิ่มขึ้นเป็นสองเท่าทุก ๆ ราวสองปี ทว่ากฎ Moore's Law ดูเหมือนจะเริ่มมาถึงทางตันแล้วในยุคนี้ เมื่อการออกแบบเริ่มชนกำแพงข้อจำกัดทางฟิสิกส์ในระดับอะตอม

อย่างไรก็ดี เทคโนโลยีนี้ยังห่างจากการใช้งานเชิงพาณิชย์อีกหลายปี โดย IBM คาดว่าจะเริ่มผลิตได้ภายใน 5 ปีนี้

อ้างอิง : IBM Newsroom