NASA ทดสอบชิป AI ขนาดฝ่ามือ แรงกว่าสมองยานอวกาศปัจจุบัน 500 เท่า ทนรังสีในห้วงอวกาศลึกได้

NASA หยิบโจทย์เก่าแก่ของวงการสำรวจอวกาศมาแก้ใหม่ นั่นคือ "ยานอวกาศที่ส่งไปไกลจากโลกหลายร้อยล้านกิโลเมตร ต้องรอคำสั่งจากศูนย์ควบคุมที่ใช้เวลาสื่อสารหลายนาทีถึงหลายชั่วโมง" ปัญหานี้ทำให้ภารกิจสำรวจดาวอังคารหรือดาวเคราะห์ชั้นนอกทำอะไรแบบเรียลไทม์ไม่ได้ NASA จึงดึง Microchip Technology และ SiFive มาร่วมพัฒนาชิปตัวใหม่ที่ให้ยานคิดและตัดสินใจเองได้บนยาน โดยไม่ต้องรอสัญญาณจากโลก

ล่าสุดทีมวิศวกรที่ห้องปฏิบัติการ Jet Propulsion Laboratory (JPL) ของ NASA ในแคลิฟอร์เนีย เริ่มทดสอบชิปต้นแบบที่ชื่อว่า High Performance Spaceflight Computing (HPSC) ตั้งแต่เดือนกุมภาพันธ์ 2026 และผลทดสอบช่วงต้นทำเอาคนในวงการตกใจ เพราะตัวชิปสามารถทำงานได้ที่ระดับ 500 เท่าของชิปทนรังสี (Radiation-Hardened) ที่ยานอวกาศปัจจุบันใช้กันอยู่ ส่วนเป้าหมายเดิมที่ NASA ตั้งไว้คือแค่ 100 เท่าเท่านั้น

ทำไมยานอวกาศถึงยังใช้ชิปจากยุค 90s

ก่อนจะเข้าใจว่าชิปตัวใหม่แรงแค่ไหน ต้องเล่าก่อนว่าชิปที่ยานอวกาศใช้กันทุกวันนี้แทบเป็นของจากศตวรรษที่แล้ว ยานสำรวจส่วนใหญ่ของ NASA ตั้งแต่ Curiosity Rover ไปจนถึงยานล่าสุดยังใช้ RAD750 ซึ่งเป็นชิปสถาปัตยกรรม PowerPC ที่ออกแบบมาตั้งแต่ปี 1997 เหตุผลที่ยังต้องใช้ของเก่าก็เพราะชิปคอมเมอร์เชียลทั่วไปจะพังทันทีเมื่อเจออนุภาคพลังงานสูงจากดวงอาทิตย์หรือรังสีคอสมิก

อนุภาคเหล่านี้สามารถพลิกบิตในหน่วยความจำได้แค่ปลายนิ้ว ทำให้ยานต้องเข้าสู่ Safe Mode บ่อยครั้ง ปิดระบบรองทั้งหมดและรอคำสั่งจากโลกมาแก้ไข ซึ่งสำหรับยานที่อยู่ใกล้ดาวอังคาร แค่ส่งสัญญาณกลับมาก็ใช้เวลา 4-24 นาทีแล้ว ยิ่งไกลกว่านั้นยิ่งกินเวลา

หน้าตาของชิป HPSC

ชิป HPSC เป็น System-on-Chip (SoC) ขนาดเท่าฝ่ามือ ภายในรวมหน่วยประมวลผล หน่วยความจำ ส่วนเครือข่าย และอินเทอร์เฟซ I/O ไว้ในตัวเดียวกัน คล้ายกับชิปในสมาร์ทโฟนหรือ Apple Silicon แต่ทำมาให้ทนสภาพแวดล้อมโหดของห้วงอวกาศ

หัวใจของมันคือคอร์ RISC-V จำนวน 8 คอร์ที่ใช้สถาปัตยกรรม SiFive Intelligence X280 มาพร้อม Vector Extensions ที่รีดประสิทธิภาพ AI/ML ได้สูงสุด 2 TOPS (Tera Operations Per Second) ที่ความแม่นยำ int8 หรือ 1 TFLOPS (Tera Floating-Point Operations Per Second) ที่ความแม่นยำ bfloat16 ตัวเลขนี้เพียงพอที่จะรันโมเดล AI สำหรับวิเคราะห์ภาพและตัดสินใจในระดับที่ภารกิจอวกาศต้องการ

อีกฟีเจอร์ที่น่าสนใจคือสวิตช์ Time Sensitive Networking (TSN) Ethernet ความเร็ว 240 Gbps สำหรับเชื่อมต่อแบบ 10 GbE บวกกับ PCIe Gen 3 และ Compute Express Link (CXL) 2.0 ทำให้ HPSC ไม่ได้เป็นแค่ชิปประมวลผล แต่เป็นแกนกลางของระบบประสาทบนยานทั้งลำ

ทดสอบโหดทั้งรังสี อุณหภูมิ และแรงกระแทก

Jim Butler ผู้จัดการโครงการ High Performance Space Computing ที่ JPL บอกว่าทีมงาน "เค้นชิปจนถึงขีดสุด" ด้วยการทดสอบรังสี ความร้อน-เย็นจัด แรงกระแทก และคลื่นแม่เหล็กไฟฟ้าควบคู่กันไป โดยใช้สถานการณ์จำลองการลงจอดบนดาวเคราะห์แบบ High-Fidelity จากภารกิจจริงในอดีตของ NASA เพื่อดูว่าชิปจะรับมือกับข้อมูลเซ็นเซอร์มหาศาลในช่วงไม่กี่นาทีก่อนแตะพื้นได้ดีแค่ไหน

จุดที่ทีมงานให้ความสำคัญเป็นพิเศษคือการลงจอดอัตโนมัติ เพราะช่วงเข้าสู่บรรยากาศของดาวอังคารหรือดวงจันทร์ของดาวเคราะห์ดวงอื่น ยานต้องตัดสินใจในเสี้ยววินาทีว่าจะหลบหินก้อนไหน เลือกพื้นเรียบจุดไหน โดยไม่มีเวลารอให้คนที่ JPL บอก

ส่วนหนึ่งของแผนใหญ่ไป Moon และ Mars

โครงการ HPSC เริ่มมาตั้งแต่ปี 2021 ผ่าน Critical Design Review (CDR) ในปี 2024 และทำ Tape-Out หรือส่งแบบขั้นสุดท้ายไปผลิตที่โรงงานในกลางปี 2025 ก่อนจะได้ชิปจริงล็อตแรกออกมาทดสอบในปลายปีเดียวกัน

NASA วางแผนว่าหลังการรับรองสำเร็จ ชิป HPSC จะถูกใช้ในดาวเทียม หุ่นยนต์สำรวจดาวเคราะห์ และที่สำคัญที่สุดคือภารกิจส่งมนุษย์กลับไปดวงจันทร์และดาวอังคาร ซึ่งเป็นบริบทที่การหน่วงเวลาสื่อสารแม้แค่ไม่กี่วินาทีก็อาจหมายถึงชีวิตของนักบินอวกาศ

ที่น่าสนใจคือ Microchip Technology ยังเตรียมนำเทคโนโลยีเดียวกันนี้มาประยุกต์ใช้กับงานบนพื้นโลก โดยเฉพาะอุตสาหกรรมยานยนต์อัตโนมัติและการบินที่ต้องการชิป AI ที่ทนทานและไว้ใจได้ในระดับ Mission-Critical

ขณะนี้ชิป HPSC ยังอยู่ในช่วงทดสอบที่ JPL ก่อนจะส่งมอบให้ทีมภารกิจต่างๆ ของ NASA ใช้งานจริงในอีกไม่กี่ปีข้างหน้า

ที่มา: ScienceDaily, TechRadar Pro, NASA HPSC, Microchip Technology